cadence sigrity 2017免费版是由Cadence发布的一款功能强大好用的仿真产品，全新版本加入serial link仿真流程，增加对USB 3.1的支持；本站提供cadence sigrity 2017下载百度云下载地址，已经汉化pj，需要可以到本站直接下载即可。

cadence sigrity 2017免费版简介：
是您进行电路设计、三维建模的不二选择，可以大大地降低设计成本，增加对USB 3.1的支持，对电源完整性的仿真做了优化。
新版本拥有全新的性能和界面，并且大大地优化了工作流程，是您进行电路设计、三维建模的不二选择，新版本大大地降低了企业开发的成本，同时还集合了最新的PCIe技术，能够有效地保证信号的完整性，有需要的朋友快快下载吧。

cadence sigrity 2017功能特点：
PCB电源及信号完整性签核加速能力不仅是设计独立电路板的关键，同时也是产品端到端完整设计的必要能力。
Sigrity 2017是Cadence系统设计使能的重要技术，从芯片、电路板、到全系统，助企业打造创新的高质量电子产品。
设计流程初期即决定正确的功率输出方案是PCB设计团队需考虑的核心问题之一。
独一无二的PowerTree界面可以助用户快速检视功率拓扑，精准判断功率输出的最佳路径;同时，设计变更时的编辑工作也更加简捷。
存储于PowerTree环境下的所有信息皆可用于设计流程后期，自动设置布线后(post-route)电源完整性分析，实现快速设计收敛。
全新发布的Sigrity 2017采用分析模型库管理器，实现对电源完整性模型内容库的管理，所有模型皆可实现自动存储并在复用设计组件时从分析模型管理器内容库中取回。
这一流程此前仅支持手动重复操作，现在则可以实现全自动化，大幅加速设计及产品开发。
Sigrity 2017还将最新PCIe技术与高速互联结合，助设计师实时确保信号完整性。内
置的Sigrity System SI串联分析工具包括PCIe 4.0接口标准工具包，无需人工对照标准文件以检查并评估，即可自动验证信号质量标准。
Sigrity 2017系列产品采用专属技术，提高效率，缩短设计流程，Cadence产品工程事业部高级总监Steve Durrill表示。
此次发布的全部新功能及升级都以协助客户快速开发高性能产品为主要目的。
新版PCIe标准批准发布前即开发出完整的PCIe 4.0标准包，充分印证了我们对客户需求的关注，助其不断缩短产品上市时间。”
Terayne与Cadence紧密合作，帮助PCB设计师在电源完整性设计环节掌握更高的主动权，Terayne设计技术事业部经理Paul Carlin说道。
Sigrity系列产品的此次升级将进一步提高效率，缩短产品开发时间，增强Teradyne的竞争优势。
主要特色
一、新产品和功能
1.升级的串行链路分析流程
2.优化设计流程
3.升级的三维互连建模
4.升级串行链路分析流程，加速时间通过合规测试
(1)新的ibis-ami建模技术以业界公认的均衡算法和基于向导的图形界面提供了一个快速方便ibis-ami模型的建立。在两层，使本公司严格工具模型创作，而另一个创造适合任何ibis-ami兼容的仿真模型。
(2)新的切割和缝合模型提取技术允许分割长的串行链接的部分，应使用3D全波和部分，可以使用混合提取技术建模。由此产生的模型中提取的十倍严格的三维全波提取率95%的速度。
(3)新的USB 3.1(2代)确认满足10Gbps接口要求合规套件。
本公司systemsi™技术
Sigrity PowerSI®技术
Sigrity PowerSI 3D EM提取选项
二、PCB设计与电源完整性工程师之间的优化设计流程
1.新的交叉探测DC分析报告文件和快板®编辑画布之间
2.批直流分析直接从快板编辑帆布可用
3.回顾以前产生的直流分析报告文件从快板编辑画布
(1)本公司的PI基
(2)Sigrity PowerDC™技术
三、IC封装设计师与表征工程师之间的优化设计流程
1.批量电气性能评估(EPA)可直接从IC封装设计师的编辑画布
2.批量包装模型创建使用混合求解技术直接从IC封装设计师的编辑画布
3.回顾以前产生的EPA报告数据从IC包设计师的编辑画布
(1)本公司xtractim™技术
四、升级的3D互连建模，使低成本的PCB和IC封装快速建模
1.新型快速精确电容提取技术
2.迅速产生RLCG互连模型设计的几个(或没有)的电源和地平面/形状，使用最新的3D静态萃取技术
(1)在提取三维sigrity powersi期权